工作職責
1. 工藝開發與優化：主導PVD（物理氣相沉積）工藝在HKMG（高介電常數金屬柵）技術中的應用開發，包括金屬柵的薄膜沉積。優化工藝參數（如溫度、壓力、功率等），提升薄膜均勻性、致密性及電學性能。解決薄膜缺陷（如針孔、應力不均）導致的器件可靠性問題。
2. 跨部門協作與整合：與PIE合作，確保PVD工藝與HKMG整體流程兼容。參與技術轉移（如從研發到量產），制定工藝窗口控制規范。
3. 技術前瞻與標準化：跟蹤行業趨勢（如新型金屬柵堆疊結構、低電阻接觸方案），主導新技術預研及專利布局。編制工藝規范、FMEA（失效模式分析）及控制計劃。
任職資格
1. 學歷與專業：材料科學、微電子、物理化學等專業碩士及以上學歷，博士優先。
2. 經驗要求：5年以上半導體PVD工藝開發經驗，至少主導過1代HKMG技術量產導入。精通PVD設備及工藝原理（如磁控濺射、離子化金屬等離子體工藝）。
3. 技術能力：熟悉HKMG集成流程（如gate-first/gate-last工藝差異）及關鍵挑戰（如功函數調控、界面態控制）。