崗位職責:
1、參與芯片模塊級,系統級驗證。
2、完成項目過程中VPlan定制,測試用例開發,門級仿真,覆蓋率收斂等驗證過程。
3、參與設計驗證架構和平臺開發。
任職要求:
1. 微電子,集成電路,電子工程等相關專業碩士及以上學歷;
2. 熟悉設計驗證流程、驗證方法學;
3. 基于SystemVerilog/UVM的開發經驗,測試平臺搭建;
4. 熟悉Verilog,SystemVerilog和腳本語言;
5. 自我激勵、積極主動,以結果為導向,學習意愿強;
6. 具備較強的執行力和時間管理能力;
7. 善于溝通,具有良好的團隊合作精神。
公司提供:
具備競爭力的薪酬;股權激勵;全面的福利保障;務實平等的工作環境;與行業內頂jian設計、驗證、應用和市場團隊一起共事并成長。