工作描述：
1. 研發高性能處理器SOC中相關的系統/子系統/IP，包括總線/外部接口/內核/顯示/PCIe/DDR/系統管理等模塊或功能。
2. 負責邏輯功能單元設計，包括且不限于時鐘復位，電源功耗管理，DMA控制器，高速總線接口設計
3. 對性能、功耗、面積進行分析和權衡，選取優化設計方案
4. 與驗證團隊協作驗證設計正確性，包括制定驗證計劃，提供驗證用例，分析覆蓋率
5. 與物理后端團隊協作實現時序收斂和功耗優化，并提供時序約束與電源定義
崗位要求：
1. 計算機或微電子等相關專業學位，碩士2年以上，或者本科5年以上相關工作經驗。
2. 有以下一項或多項經驗：時鐘及復位架構設計，高頻數字電路時鐘約束及時序收斂，HDMI/Display Port等顯示接口，功耗管理與分析優化，低功耗設計, ARM SOC架構定義及設計
3. 有ARM架構SOC/IP研發經驗，熟悉ACE_LITE協議者優先
4. 有顯示模塊相關設計經驗，尤其是HDMI，Display Port設計經驗者優先
5. 有時鐘復位架構設計或電源功耗管理設計經驗者優先
6. 有良好的分析問題，解決問題的能力
7. 工作積極主動，有良好的溝通和協作能力