負(fù)責(zé)設(shè)計(jì)、集成和驗(yàn)證UCIe/PCIe接口的硬件和軟件解決方案，以確保與我們產(chǎn)品的兼容性和性能。與硬件工程師、軟件工程師和系統(tǒng)架構(gòu)師緊密合作，確保UCIe/PCIe接口的高效和穩(wěn)定運(yùn)行。
崗位職責(zé)：
1.負(fù)責(zé)UCIe/PCIe接口的硬件設(shè)計(jì)和集成，包括信號(hào)完整性和電源管理。
2.開(kāi)發(fā)和維護(hù)UCIe/PCIe接口的測(cè)試計(jì)劃和驗(yàn)證流程。
3.使用硬件描述語(yǔ)言（如Verilog或VHDL）進(jìn)行UCIe/PCIe接口的模擬和驗(yàn)證。
4.與軟件團(tuán)隊(duì)合作，確保UCIe/PCIe驅(qū)動(dòng)程序與硬件的兼容性和性能。
5.編寫(xiě)和維護(hù)UCIe/PCIe接口的集成和驗(yàn)證文檔。
6.跟蹤最新的UCIe/PCIe標(biāo)準(zhǔn)和技術(shù)，確保產(chǎn)品設(shè)計(jì)的前瞻性和競(jìng)爭(zhēng)力。
7.與供應(yīng)商和合作伙伴協(xié)調(diào)，確保UCIe/PCIe組件的質(zhì)量和性能。
8.解決UCIe/PCIe接口在開(kāi)發(fā)和生產(chǎn)過(guò)程中遇到的問(wèn)題。
任職要求：
1.電子工程、計(jì)算機(jī)工程或相關(guān)領(lǐng)域的碩士或以上學(xué)位。應(yīng)屆生亦可。
2.至少2年的UCIe/PCIe/DDR/D2D等高速接口設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn)。
3.熟悉UCIe/PCIe/D2D等協(xié)議和架構(gòu)，包括數(shù)據(jù)傳輸、錯(cuò)誤處理和電源管理。
4.有使用硬件描述語(yǔ)言（如Verilog或VHDL）進(jìn)行設(shè)計(jì)和模擬的經(jīng)驗(yàn)。
5.熟悉硬件測(cè)試和驗(yàn)證工具，如示波器、邏輯分析儀和仿真軟件。
6.良好的分析和解決問(wèn)題的能力，能夠在快節(jié)奏的環(huán)境中工作。
7.良好的溝通和團(tuán)隊(duì)合作能力。