崗位要求：

1．面向碩士及以上學歷應屆生，電子工程、微電子、集成電路工程等相關專業；
2．熟悉集成電路芯片設計流程，精通Verilog語言、熟練使用Cadence、Calibre、Hspice或AMS等EDA工具；了解電路或版圖設計流程，熟悉Linux操作系統以及Synopsys、Cadence、Mentor等IC設計工具；
3．對集成電路器件和常用電路結構有深入理解，能夠獨立完成基本電路模塊設計；熟悉數字或模擬電路基本結構及工作原理，對半導體工藝、器件結構有一定認識；
4．具有MCU／PLL／ADC／DAC／POR／BOR/DC-DC/以太網/驅動器/運放等實習及項目設計經驗；
5.具有UVM驗證環境搭建、系統級驗證、使用VIP進行驗證等能力；
6．具有較強學習能力、敬業精神和團隊合作意識；
7．有模擬和混合信號芯片設計流片經驗者優先考慮。

崗位職責：

職位福利：五險一金、包吃、定期體檢、帶薪年假、采暖補貼、交通補助、績效獎金、補充醫療保險