崗位職責：
1. 系統設計與方案論證： 參與項目需求分析，主導高速信號處理板卡的架構設計、芯片選型（如FPGA、DSP、CPU、ADC/DAC、SerDes PHY等）和技術方案制定。
2. 高速電路設計與仿真： ·
負責高速數字電路（如DDR4/5, PCIe Gen4/5, JESD204B/C, 10G+以太網等）的原理圖設計。 ·
運用EDA工具（如Cadence Allegro, SIwave,
HyperLynx）進行信號完整性（SI）、電源完整性（PI）及電磁兼容性（EMC）的仿真分析與優化，確保設計一次成功。
3. 高密度PCB設計指導：
指導或親自進行多層（通常12層以上）、高密度互連（HDI）PCB的布局布線，制定嚴格的布線約束規則，解決高速、高功耗、高密度帶來的挑戰。
4. 板卡調試與測試驗證： 獨立搭建測試環境，使用高端示波器、矢量網絡分析儀（VNA）、邏輯分析儀等設備進行板級調試、性能測試和故障定位，確保產品性能達標。
5. 技術文檔編寫： 撰寫詳細的設計文檔、測試報告和生產指導文件，為后續的批量生產和維護提供堅實支撐。
6. 技術攻關與前沿追蹤： 跟蹤行業最新技術動態，解決研發過程中的關鍵技術難題，持續提升產品競爭力。
任職要求：
1. 學歷與專業： 電子工程、微波工程、通信工程等相關專業本科及以上學歷，3年以上高速數字電路硬件開發經驗。
2. 深厚的技術功底： ·
精通高速信號完整性理論： 深刻理解傳輸線理論、阻抗匹配、抖動、眼圖等關鍵概念。 ·
豐富的實戰經驗： 擁有至少3個及以上成功量產的、涉及高速接口（如PCIe,
DDR, SerDes, 高速ADC/DAC接口）的板卡設計項目經驗，并能詳細闡述您在SI/PI仿真和問題解決中的貢獻。 ·
熟練使用EDA工具： 精通Cadence/Allegro或同等級別原理圖和PCB設計工具；熟練掌握一種以上SI/PI仿真工具。 ·
出色的調試能力： 能熟練使用高端測試儀器進行信號測量和故障分析，動手能力強。
3. 核心素質： 具備極強的責任心、嚴謹的邏輯思維、出色的分析問題和解決問題的能力，以及良好的團隊協作精神。
優先考慮：
l 有JG項目經驗者優先
l 擁有DSP、FPGA（Xilinx/Intel）周邊高速電路設計經驗者。
l 有射頻/微波電路設計或數?；旌想娐吩O計經驗者。
l 熟悉相關行業標準（如VITA, OpenVPX等）及JG/航空航天設計規范者。
在信號處理、圖像處理或數據采集領域有系統級項目經驗者。