職責描述:
1. 基于規格和客戶輸入開發體系價構.;
2. 開發實現子模塊的實現規格;
3. Verilog設計, DFT和時序收斂;
4. 模塊層面驗證和FPGA原型設計;
崗位要求:
1. 統招碩士及以上學位,計算機、電子工程等相關專業優先;
2. 專業知識扎實;
3. 掌握編程技巧(C/C++/SystemC/Verilog);
4. 熟悉 UNIX環境 Perl/ TCL/bash/csh;
5. 英語六級及以上,具備良好的英文讀寫能力;
6. 具備良好的分析及問題解決能力;
7. 具備良好的團隊寫作能力及溝通表達能力;
8. 工作認真、嚴謹、質量意識強。