一、崗位職責
1. 參與項目整體技術方案設計，主導 FPGA 軟件系統的架構規劃與方案輸出，確保方案具備可行性與技術先進性；
2. 負責 FPGA 核心代碼開發與實現：
1）承擔算法（如信號處理、控制邏輯等）向 FPGA 的移植、優化與固化，保障算法實時性與資源利用率；
2）開發高速 ADC/DAC 等模擬接口驅動、外設（SDRAM、DDR 系列）控制邏輯及對外通信接口（如 422 總線等），確保數據傳輸穩定可靠；
3）參與軟硬件聯合調試，定位并解決開發過程中的邏輯錯誤、時序問題及系統集成問題；
3. 負責 FPGA 代碼的驗證與測試：搭建基于 Modelsim/QuestaSim 等工具的仿真環境，編寫測試用例，開展功能驗證與時序分析，輸出測試報告，確保代碼滿足設計指標；
4. 編寫、整理項目相關技術文檔，包括但不限于 FPGA 系統設計方案、接口規范、測試大綱、開發手冊等。
二、任職要求
1. 電子類、通信類、計算機相關專業，碩士及以上學歷，3 年及以上 FPGA 開發工作經驗；具備大規模 FPGA（如 Xilinx UltraScale、Altera Stratix 系列）系統設計經驗者優先；
2. 具備扎實的模擬電路、數字電路理論基礎，能獨立完成 FPGA 相關單板的調試、測試及故障定位；
3. 精通 Verilog HDL 語言，熟練掌握 FPGA 代碼設計、功能仿真、時序約束與分析流程；熟悉 Xilinx（Vivado）、Altera（Quartus II）、Actel 等主流廠商 FPGA 開發工具及流程；
4. 熟練使用 Modelsim、QuestaSim 等仿真工具進行代碼驗證，具備復雜邏輯的驗證經驗與方法論；
5. 熟悉 SDRAM、DDR3/DDR4 等存儲接口設計，了解 422 總線協議者優先；有數據鏈、導航系統 FPGA 開發經驗者優先；
6. 具備良好的問題分析與解決能力，工作嚴謹細致，具備較強的團隊協作能力與文檔撰寫能力。