崗位職責：
1、負責處理器一致性總線的設計方案評估、優化；
2、負責處理器一致性總線微架構設計、RTL代碼開發以及相關的驗證工作；
3、負責總線模塊的時序和性能優化；
任職要求：
1、 碩士及以上學歷，3年以上處理器一致性總線設計相關經驗；
2、熟悉數字電路設計，包括高速電路、低功耗和可測試性設計等；
3、 熟悉cache設計，熟悉多核一致性，
4、熟悉CXL、CHI、ACE、AXI總線；
5、 熟悉Verilog、System Verilog等基本硬件描述語言，具有豐富的IC設計經驗；
6、 熟悉底層硬件性能優化技術和主流設計理念。