學(xué)歷與專(zhuān)業(yè)
· 學(xué)歷要求：碩士及以上學(xué)歷。
· 專(zhuān)業(yè)要求：微電子、集成電路、電子、通信、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)。
工作經(jīng)驗(yàn)
· 具有 5 年以上芯片領(lǐng)域工作經(jīng)驗(yàn)，有大型芯片的設(shè)計(jì)量產(chǎn)經(jīng)驗(yàn)。
· 具有2年以上低功耗設(shè)計(jì)相關(guān)工作經(jīng)驗(yàn)，尤其是復(fù)雜SoC芯片設(shè)計(jì)；
· 具備數(shù)字前端設(shè)計(jì)經(jīng)驗(yàn)，熟悉芯片開(kāi)發(fā)流程，對(duì)時(shí)序、功耗、面積優(yōu)化有很強(qiáng)的理解。
知識(shí)與技能
· 電路設(shè)計(jì)知識(shí)：熟悉數(shù)字電路設(shè)計(jì)或集成電路設(shè)計(jì)流程，掌握低功耗設(shè)計(jì)技術(shù)，如電壓跌落緩解、動(dòng)態(tài)電壓頻率調(diào)整（DVFS）等。
· 硬件描述語(yǔ)言：精通 Verilog、SystemVerilog 等硬件描述語(yǔ)言。
· EDA 工具使用：熟練使用 UPF/VCLP/SPYGLASS/PT/PA等相關(guān)低功耗工具，以及 Design Compiler、nLint、Formality、redhawk等主流 EDA 工具。
· 腳本語(yǔ)言能力：熟悉 Perl、Tcl、Python 等腳本語(yǔ)言，具備自動(dòng)化流程開(kāi)發(fā)經(jīng)驗(yàn)。
項(xiàng)目經(jīng)驗(yàn)
· 有芯片設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn)，參與過(guò)從芯片架構(gòu)設(shè)計(jì)到量產(chǎn)的全流程項(xiàng)目。
· 具有低功耗相關(guān)項(xiàng)目經(jīng)驗(yàn)，如構(gòu)建和完善過(guò) SoC 芯片功耗分析和評(píng)估框架，或負(fù)責(zé)過(guò)芯片內(nèi)部低功耗方案的設(shè)計(jì)落地和優(yōu)化迭代等工作。
其他能力
· 具備良好的溝通協(xié)調(diào)能力和團(tuán)隊(duì)合作精神，能夠與前端設(shè)計(jì)、驗(yàn)證、后端等多個(gè)團(tuán)隊(duì)協(xié)同工作。
· 有較強(qiáng)的責(zé)任心和進(jìn)取心，能夠承擔(dān)工作壓力，具有獨(dú)立解決問(wèn)題的能力。