崗位職責
1. 系統(tǒng)架構(gòu)設(shè)計：
- 主導射頻微波功率源系統(tǒng)的FPGA方案設(shè)計，包括頻率合成（DDS/PLL）、動態(tài)幅度控制（ALC）、自動頻率跟蹤（AFC）、信號解調(diào)（如IQ解調(diào)）等核心模塊。
- 構(gòu)建高精度、低噪聲的射頻信號生成與處理鏈路，滿足復雜電磁環(huán)境下的性能指標。
2. 算法工程化實現(xiàn)：
- 將射頻控制算法（自動電平控制、頻率跟蹤、數(shù)字預(yù)失真DPD等）移植至FPGA平臺，優(yōu)化資源占用與實時性。
- 設(shè)計高速數(shù)據(jù)采集與處理架構(gòu)（如JESD204B接口、多通道同步技術(shù)）。
3. 團隊建設(shè)與技術(shù)管理：
- 組建并領(lǐng)導FPGA技術(shù)團隊，涵蓋硬件邏輯開發(fā)、DSP算法三大方向，制定技術(shù)路線與開發(fā)規(guī)范。
- 主導FPGA選型（如Xilinx Zynq、Xilinx RFSoC）、硬件平臺設(shè)計評審及系統(tǒng)集成測試。
4. 跨學科協(xié)作：
- 與射頻硬件、微波電路、軟件平臺團隊深度協(xié)作，解決系統(tǒng)級干擾、時序收斂、功耗熱管理等挑戰(zhàn)。
任職要求
1. 硬性條件：
- 碩士及以上學歷，電子工程、通信工程、微電子等相關(guān)專業(yè)，3年以上FPGA開發(fā)經(jīng)驗。
- 精通以下技術(shù)：
- 射頻控制系統(tǒng)設(shè)計（ALC/AFC/AGC）
- 高速數(shù)字上下變頻（DDC/DUC）
- 高速ADC和DAC
- 實時閉環(huán)反饋算法（FPGA實現(xiàn)）
- JESD204B/C、LVDS、SerDes等高速接口
- 射頻微波頻段信號處理（6GHz以下）
2. 核心能力：
- 熟練使用Vivado/Quartus、Matlab/Simulink（HDL Coder）、System Generator等工具鏈。
- 熟練使用微波儀器（信號源、頻譜分析儀、高速示波器）；
- 掌握射頻系統(tǒng)關(guān)鍵指標（相位噪聲、雜散抑制、動態(tài)范圍）的FPGA優(yōu)化方法。
- 有Xilinx Zynq RFSoC或類似射頻集成平臺開發(fā)經(jīng)驗者優(yōu)先。
- 有國防電子、醫(yī)療射頻、半導體測試設(shè)備開發(fā)背景；
3. 團隊管理：
- 具備3人以上技術(shù)團隊領(lǐng)導經(jīng)驗，擅長技術(shù)決策與人才培養(yǎng)。