我設計、驗證、調試FPGA,
Verilog是我的交流方式,電路走向在我的腦海蔓延。
我追求嚴謹和精準,遺忘已經變成了例外,而記憶變成了常態。
我是FPGA工程師,我喜歡我的世界。
崗位描述:
1.負責FPGA的設計、驗證和調試以及后期產品化中問題的分析,定位與解決;
2.負責常用存儲器件接口模塊的邏輯設計,如DDR SDRAM,ASRAM,FIFO等;
3.負責以太網數據數據包的收發、分析及處理,如千兆以太網。
崗位要求:
1.熟悉數字電路、模擬電路,熟練掌握Verilog或VHDL等硬件描述語言,熟悉FPGA的基本原理、架構;
2.具有良好的團隊精神和溝通能力,進取心強,有一定的抗壓能力;
3.有以太網接口設計、高速收發器調試經驗者優先考慮。
崗位福利:
· 畢業生集訓、管理培訓生、一流管理者導師,領先起跑,加速個人發展
· 六險一金、周末雙休、帶薪年假、興趣協會,福利有溫度
· 拒絕內卷,嚴禁形式主義加班